发新帖我要提问
返回列表
打印
[FPGA]

FPGA时钟延迟锁定环DLL的疑问

[复制链接]
1334|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sxtz531|  楼主 | 2013-12-18 15:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, virtex, vi, TE
在VIRTEX系列的FPGA中，有4个DLL。按照文档xapp132的描述可以正常使用，但是该文档只提供了2X和4X的应用方式，我想实现一个8X的模式，按照文档描述，将2X和4X模式级联，但结果却始终保持在4X模式的结果。请问这个是什么情况，还是virtex的芯片不支持8X模式

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sxtz531

9

主题

37

帖子

0

粉丝