使用cpld做乘除法，用cpld加比较器做AD转换器

只看该作者 · 2013-12-20 09:51

原来一直以为CPLD不能做成除法，结果这两天做了测试程序，发现cpld做整数的乘除法一点问题没有。
Q9IIl里面就可以直接打*和/，自己另外用循环单独编制了一个单乘和单除的模块，好像比软件自动生成的占用单元少一些。

另外一个问题，就是用cpld加上339做4路AD转换器，思路是通过扫描改变VREF来确定输入电压，
vref通过一个200khz可调占空比的pwm滤波生成，比如占空比是50%的时候滤波后就达到3.3V的一半电压，这个电压给比较器的—in，而被测电压给比较器的+in，这样不断的改变pwm的占空比，一直到比较器跳变，当比较器跳变的时候把占空比的数值锁存就再换算出被测电压，当然这个测量精度和速度不能跟真正的AD转换器比，大家看看这个方法是否有漏洞?

只看该作者 · 2013-12-24 12:37

本帖最后由 anjf163 于 2013-12-24 12:42 编辑

你可以看下逐次逼近型ADC的工作原理。会比你的方案速度提高很多。

这种方案只适合学习，不适合实际应用。因为在实际应用中，你会遇到很多问题最终导致ADC的精度无法提高。

例如：CPLD的工作频率较低，无法产生高精度PWM。电压比较器的输入失调电压影响。电压比较器工作速度问题。电源噪声问题。电路的相互干扰。

我在大学时，曾设计过逐次逼近型ADC，后来觉得没有实用价值，放弃了。

希望对你有帮助。

只看该作者 · 2013-12-26 00:29

那就是说我这个想法靠谱，低速用途还行

使用cpld做乘除法，用cpld加比较器做AD转换器

相关下载

相关帖子

缘定三生

技术奇才奖章

涓涓之细流