发新帖我要提问
返回列表
打印
[FPGA]

xilinx pcie ipcore仿真问题

[复制链接]
2272|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
by991|  楼主 | 2013-12-20 16:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
IPCore, PCIe, 仿真, XILINX, ip核
在仿真PCIe IP核时,使用xilinx生成IP核自己产生的examle project仿真时,使用rp中发送完成包的task：TSK_TX_COMPLETION_DATA可以看到CPLD TLP在rp端已经发出,但ep端接收不到这个TLP,不知道为什么,求助.

使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

by991

1

主题

5

帖子

1

粉丝