21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › xilinx pcie ipcore仿真问题
返回列表 发新帖我要提问

[FPGA] xilinx pcie ipcore仿真问题

[复制链接]
2565|0
 楼主| by991 发表于 2013-12-20 16:13 | 显示全部楼层 |阅读模式
IPCore, PCIe, 仿真, XILINX, ip核
在仿真PCIe IP核时,使用xilinx生成IP核自己产生的examle project仿真时,使用rp中发送完成包的task：TSK_TX_COMPLETION_DATA可以看到CPLD TLP在rp端已经发出,但ep端接收不到这个TLP,不知道为什么,求助.
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

by991

1

主题

5

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部