1. TI Keystone PCIE 有几条Lane, 最大带宽是多少? 最多有几个port？
答：有2条Lane,每个Lane的最大带宽是5Gbps，所以在2个Lane都使用的情况下，最大带宽是10Gbps。PCIE只有1个port，即无论使用1条Lane或者2条Lane，都只能外挂一个PCIE设备。
2. TI Keystone PCIE 支持和PCI设备相连吗?
答：支持，但由于电气特性的差别，与PCI设备相连时，需要通过桥片或者Switch进行转换
3. TI Keystone PCIE 支持热插拔吗?
答：暂时还不能支持 Hot Plug功能
4. 对于Inbound操作, 如果 TLP的 PCIE address满足多个BAR的匹配要求, 那么inbound 规则应该选取哪个BAR对应的IB_BAR配置呢？
答：对于有TLP address落在多个BAR空间内的场景，TI PCIE IP所选取的Inbound 翻译的机制是选择和TLP PCIE address 最接近的BAR地址所映射的IB Region寄存器组。这里最接近可以理解为比TLP PCIE address 小的BAR地址中的最大值。
5. 对于RC作为64bit空间配置时, 是否BAR0和BAR1全作为Address space0空间?
答：是的，在这种模式下BAR0和BAR1会映射local application registers, local configuration accesses, remote configuration accesses and remote IO accesses 。因此RC不能通过BAR的映射规则来访问data 空间，一个变通的办法是可以通过设置Base/limit 寄存器来访问data空间
6. 通过Keystone PCIE做数据访问时需要做Cache一致性维护吗?
答：PCIE 协议有 Cache Snoop这一特性，但目前就Keystone PCIE 而言，如果设置PCIE data空间为可cache空间，则需要软件来完成Cache一致性维护
7. 我测试的Keystone PCIE速度怎么达不到手册宣称的带宽? TI实测的带宽是多少?
答：请确保测试outbound侧是通过EDMA进行，并且选用EDMA的DBS为128bytes的通道，以满足outbound的最大payload size为128bytes的要求。就Keystone 器件而言，采用CC0通道进行传输。TI 实测的带宽为 PCIe Read Throughput Performance 为6.45Gbps/Lane（DBS=128bytes）PCIe Write Throughput Performance 为5.91Gbps（DBS=128bytes）
8. 如果采用TI的 PCIE EVM板连接到PC的主板上, 应该做些什么修改和操作?
答：a. 将IBL升级为MCSDK2.0GA及以上版本。可以参照MCSDK目录下tools\boot_loader\ibl\doc\evmc66xx-instructions.txt中的步骤，需要特别注意的是在执行第一步“Programming IBL on the EEPROM at bus address 0x51”时，应确保tools\writer\eeprom\evmc66xxl\bin\eepromwriter_input.txt 中的“swap_data = 0”
b. 参考 tools\boot_loader\examples\pcie\docs\readme.pdf 将EVM板设置为PCIE BOOT模式
c. 将电脑主板电源关闭
d. 通过TMDXEVMPCI转接卡将6678EVM插入到主板的PCIE插槽中，注意：此时不需要有任何外接电源供给EVM板
e. 将主板电源打开
f. 在WINDOWS操作系统中，在Device manager中，您将会看到如下画面
|
楼主
标题置顶
标题高亮
