发新帖我要提问
返回列表
打印
[FPGA]

PLL级联的问题

[复制链接]
1414|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
知为123|  楼主 | 2013-12-24 21:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PLL, cyclone, CycloneII, cycloneIII, 仿真
是用cycloneIII的片子 应该是可以用实现PLL的级联的，但是实际程序在板子上调试运行时用第一级时钟可以行， 第二级就不可以，仿真波形图也是对的，这应该是什么原因呢，请教高手

使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

知为123

6

主题

22

帖子

0

粉丝