打印
[FPGA]

求助一个问题,生成bit流后要下载到开发板,结果报错了!

[复制链接]
1159|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
520810|  楼主 | 2013-12-27 22:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

我的bitstream文件生成好了,要下载到SP6的开发板上,结果下载时报错了,请问下大家有没有解决的办法,谢谢了。
UNABLE to STOP MicroBlaze
        at com.xilinx.sdk.targetmanager.internal.TM.connectToProcessor(Unknown Source)
        at com.xilinx.sdk.debug.core.internal.AppRunner.run(Unknown Source)
MHS文件内的端口
PORT sys_clk_pin = dcm_clk_s, DIR = I, SIGIS = CLK, CLK_FREQ = 100000000
PORT sysclk = clk_100_0000MHz, DIR = O
PORT sys_rst_pin = sys_rst_s, DIR = I, SIGIS = RST, RST_POLARITY = 1
PORT sysrst_pin = sys_rst_s, DIR = O, SIGIS = RST, RST_POLARITY = 1
sysrst_pin 做完外部接口的复位信号
sysclk 作为外部接口的时钟信号


相关帖子

沙发
520810|  楼主 | 2013-12-27 22:27 | 只看该作者
我用avnet自带的bsp为基础搭了一个相同的EDK工程,验证后没有错误,现在的问题可能就是输出的复位和时钟信号有问题。
因为我有一部分代码作为外围接口是在ISE 中用verilog写的,*.v文件的时钟输入和输出都是由EDK引出的,也就是上面的sysrst_pin 和sysclk 信号

请问有没有人遇到过这种问题,最后都是怎么解决的呢

使用特权

评论回复
板凳
520810|  楼主 | 2013-12-27 22:30 | 只看该作者
有没有哪位大侠遇到过这个问题啊,我在这在线等哈,期待有解决的办法哈

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:虚心学习

8

主题

107

帖子

0

粉丝