发新帖我要提问
返回列表
打印
[FPGA]

[求助] 如何设计dcm产生sdram时钟

[复制链接]
932|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
502593045|  楼主 | 2014-1-2 17:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DCM, 时钟, SDRAM, 引脚, 软件
大家好，
       请教个问题。
       软件是ISE 13.1 。硬件是spartan 3a 和三星64Msdram。板子的fpga的两个引脚D8、D9短接了，引出来通过一个电阻连接到sdram的时钟引脚。
       问题是这样的，我在跑100MHz读写sdram的时候，经常出现sdram工作失常的现象。我怀疑是sdram相移引起的。请问该如何调整呢？
      非常感谢！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

502593045

21

主题

54

帖子

2

粉丝