发新帖我要提问
返回列表
打印
[FPGA]

关于修改 用EDK已经建立好工程的中的模块

[复制链接]
888|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yzh0912|  楼主 | 2014-1-3 22:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
端口, core, 编译, se, pc
各位大神，我想在通过EDK建立好的工程中修改其中的一个模块（包括端口），我一开始在EDK生成的PCORE文件夹中修改了内容和端口并在顶层做了例化，但是在ISE中一编译，所有的端口都复原了，但是内容没有变。我该怎么操作才能修改该模块的内容和端口，是用EDK生成一个IP然后替换吗？谢谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yzh0912

8

主题

57

帖子

2

粉丝