[FPGA] 关于修改 用EDK已经建立好工程的中的模块

[复制链接]
1152|0
 楼主| yzh0912 发表于 2014-1-3 22:16 | 显示全部楼层 |阅读模式
各位大神,我想在通过EDK建立好的工程中修改其中的一个模块(包括端口),我一开始在EDK生成的PCORE文件夹中修改了内容和端口并在顶层做了例化,但是在ISE中一编译,所有的端口都复原了,但是内容没有变。我该怎么操作才能修改该模块的内容和端口,是用EDK生成一个IP然后替换吗?谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8

主题

57

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部