发新帖我要提问
返回列表
打印
[FPGA]

各路大神，FPGA内部时钟能达到1.5625GHz吗？

[复制链接]
1771|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ywbyt|  楼主 | 2014-1-10 22:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 内部时钟, 5ghz, PLL, 数据流
各路大神，FPGA内部时钟能达到1.5625GHz吗？如输入时钟156.25MHz，经过pll等倍频到1.5625GHz？因为要处理100G的数据流，数据位宽为64位，就需要这么大的频率。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2014-1-15 16:12 | 只看该作者
这个应该不能的，DSP可以的。

使用特权

评论回复 赏
板凳
gaochy1126| | 2014-1-15 16:12 | 只看该作者
你试试xilinx的  V5性能还不错的。

使用特权

评论回复 赏
地板
294897997| | 2014-4-25 16:02 | 只看该作者
这个你需要看下datasheet了，我记得v4的理论最大时钟是500M，实际上还达不到这个标准，平时的粗犷式设计达到200M以上就不错了

使用特权

评论回复 赏
5楼
chencsw| | 2014-5-4 13:37 | 只看该作者
楼上说的对
何必要频率上这高
采用并行处理，pipeline处理  就不需要这么高的频率了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ywbyt

1

主题

1

帖子

0

粉丝