21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Xilinx FPGA烧写问题
返回列表 发新帖我要提问

Xilinx FPGA烧写问题

[复制链接]
1715|6
 楼主| cacjj 发表于 2014-1-11 18:24 | 显示全部楼层 |阅读模式
FPGA, XILINX, 烧写, verilo, XC3S500E
我用Xilinx 的XC3S500E-4PQG208C开发板的例子工程下载到FPGA后程序运行正常，但是我用他的verilog文件新建工程编译综合后再用ise烧写就无法运行，例程也很简单，就是定时闪动led灯。不明白问题在哪里，希望大家帮忙解决一下。
回复

收藏 举报

相关帖子
wuandmo 发表于 2014-1-11 20:31 | 显示全部楼层
管脚映射的对不对？
回复

收藏 举报

 楼主| cacjj 发表于 2014-1-11 21:46 | 显示全部楼层
管脚约束文件ucf内容拷过来的，应该没有问题。
回复

收藏 举报

a5221445 发表于 2014-3-20 16:07 | 显示全部楼层
IO/M1电阻没焊和FPGA接的那端飞到地了M【2：0】是001
回复

收藏 举报

GoldSunMonkey 发表于 2014-3-22 23:17 | 显示全部楼层
报什么错误啊
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cacjj

87

主题

91

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部