发新帖我要提问
返回列表
打印

Xilinx FPGA烧写问题

[复制链接]
1103|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cacjj|  楼主 | 2014-1-11 18:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, XILINX, 烧写, verilo, XC3S500E
我用Xilinx 的XC3S500E-4PQG208C开发板的例子工程下载到FPGA后程序运行正常，但是我用他的verilog文件新建工程编译综合后再用ise烧写就无法运行，例程也很简单，就是定时闪动led灯。不明白问题在哪里，希望大家帮忙解决一下。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wuandmo| | 2014-1-11 20:31 | 只看该作者
管脚映射的对不对？

使用特权

评论回复 赏
板凳
cacjj|  楼主 | 2014-1-11 21:46 | 只看该作者
管脚约束文件ucf内容拷过来的，应该没有问题。

使用特权

评论回复 赏
地板
a5221445| | 2014-3-20 16:07 | 只看该作者
IO/M1电阻没焊和FPGA接的那端飞到地了M【2：0】是001

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2014-3-22 23:17 | 只看该作者
报什么错误啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cacjj

87

主题

91

帖子

0

粉丝