发新帖我要提问
返回列表
打印

xilinx 中管脚约束怎选择?

[复制链接]
824|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cacjj|  楼主 | 2014-1-13 09:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, 管脚, LAN, IO, ni
ise 中IO Pin Planning-pre-synthesis可以选择Gclk脚到clk信号，但是IO pin Planning-post-Synthesis却不能够选，信号选管脚下拉菜单时见不到GCLK管脚，这是怎么回事呢？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cacjj

87

主题

91

帖子

0

粉丝