发新帖我要提问
返回列表
打印
[Allegro]

PCB 敷铜问题

[复制链接]
1962|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
vectory|  楼主 | 2014-1-21 14:44 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
PCB, AC, CAD, cadence, ce
各位兄弟，我在用CADENCE 画板子，敷铜时,有一个层出现如图的情况。哪位高手知道问题出在哪里，怎么解决？


使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhl100| | 2014-1-21 14:49 | 只看该作者
分有点少啊

问题是你的机子配置过低:lol

使用特权

评论回复 赏
板凳
vectory|  楼主 | 2014-1-21 15:02 | 只看该作者
只这一层出现这种情况

使用特权

评论回复 赏
地板
jjjyufan| | 2014-1-22 09:19 | 只看该作者
删除重来，
如果是16.3版本 不奇怪，我也遇到过 搞不定 升了16.6解决

使用特权

评论回复 赏
5楼
siyida| | 2014-1-22 09:22 | 只看该作者
同一层为什么会有敷铜覆盖线条

使用特权

评论回复 赏
6楼
kz_zank| | 2014-1-22 12:53 | 只看该作者
是不是你的碎铜太多了，机子跑错误了，我以前画板子，如果碎铜多，消铜位置多的话就会出现类似你这种情况，我都是删了重新画

使用特权

评论回复 赏
7楼
vectory|  楼主 | 2014-1-23 10:52 | 只看该作者
导入的PADS 文件，我用分割敷铜的方法解决了，应该是敷铜不能覆盖那条线，否则覆盖线条，

使用特权

评论回复 赏
8楼
cqjoan| | 2014-2-21 11:13 | 只看该作者
allegro中铺铜，若图大，尽可能不要整张图一起铺，分块。若小图整片铺上，把多余SHAPE DEL掉即可，相同NET的铜重叠打VIA使其更好导通

使用特权

评论回复 赏
9楼
fhpzxq| | 2014-2-22 23:15 | 只看该作者
删除从来，allegro偶尔会出现这样的问题

使用特权

评论回复 赏
10楼
永不停止| | 2014-3-1 21:48 | 只看该作者
本帖最后由 永不停止 于 2014-3-1 21:50 编辑

红色DRC？  走的是差分吗 如果是的话是设计规则 和 实际走线的宽度不一致 如果是删除孤铜留有印记的话不必在意  主要看报错没 规则设置line和shape的距离再仔细检查下

使用特权

评论回复 赏
11楼
pcbkey| | 2015-2-6 14:55 | 只看该作者
支持一下

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vectory

1

主题

22

帖子

1

粉丝