发新帖我要提问
返回列表
打印
[FPGA]

ABL文件在xilinx环境中如何编译

[复制链接]
1596|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jjp1984|  楼主 | 2014-1-22 11:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, 编译, HDL, 电脑, 芯片
本人菜鸟一枚，现有前辈遗留的一个abl文件（用ABEL-HDL编的），芯片选用的是XC2C384，电脑上装的开发环境是xilinx ise13.1；现想稍作变动，但不知如何建立工程及编译，求大神指导，不胜感激

使用特权

评论回复 赏

相关下载

相关帖子
沙发
soso| | 2014-1-22 12:44 | 只看该作者
收到就看见

使用特权

评论回复 赏
板凳
wlt168| | 2014-2-10 11:19 | 只看该作者
ISE支持ABEL吗？

如果不支持，可以用专用的编译工具（能支持ABEL输入），编译成网表。然后在ISE里，作为模块调用。

为方便以后维护，建议改写成VHDL或者VERILOG。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jjp1984

1

主题

17

帖子

1

粉丝