51芯片上电初始化时要求输出是低电平

发表于 2014-1-23 09:02

51芯片上电初始化时要求输出是低电平，现在的现象是：上电即瞬间为1，然后才为0，请问如何才能排除“瞬间为1”的现象？

发表于 2014-1-23 09:12

加下拉电阻，或用三极管反向...

发表于 2014-1-23 09:25

用7404或者7414等反相器解决。我遇到过这种事儿，用IO口接2003驱动电磁阀，一上电就吸合一下，加上反相器就好了。

发表于 2014-1-23 09:36

喔，谢谢。这是硬件方法，我也想过，但受限制不太可行，现想从软件上解决。。。

发表于 2014-1-23 09:38

用简单的下拉电阻也许可以，请问数值通常为多大好？

发表于 2014-1-23 09:40

因为该输出控制的是NMOS管。

发表于 2014-1-23 10:56

再次谢谢两位的解答，问题已经解决。办法是增加了一个100K的下拉电阻。

发表于 2014-2-5 11:17

这个办法最简单，不错！

xyz549040622 · 发表于 2014-2-5 14:45

maxking 发表于 2014-2-5 11:17
这个办法最简单，不错！

先别急着鼓掌，楼主这个办法很可能不是最佳方案，楼主想一下下拉电阻带来的问题在哪里就清楚了。
楼主的硬件设计还有很大距离需要加强。

xyz549040622 · 发表于 2014-2-5 15:06

如果用下拉电阻能解决，那么此IO将永远不能输出高电平。
用反相器也不能确保解决问题，至少在晶振起振期间，IO电平还不好确定。

发表于 2014-2-6 10:44

看哪家的MCU了，老的51加下拉电阻基本没谱，新版的象STC的1T51那样的，IO可以设置的就可以。

发表于 2014-2-6 11:16

可关注下笙泉（ MEGAWIN ）新的芯片，除P3口以外其它的IO口上电时都是“开漏输出（OPEN-DRAIN ）”

发表于 2014-2-6 22:15

楼主,我找到的最新的资料是intel 1979年的最后一个版本的spec, 其准双向口复位的时候是上拉的.
我测过一些芯片,其内置的三极管上拉接地的情况下,等效电阻大约为30k~100k之间,随温度和个体都会略有差异.
所以你的100k,最合理么?

发表于 2014-2-7 09:28

100K的下拉电阻经过试用，发现在个别板上不可行，仍有“上电瞬间为1”现象，现改为47K就可以了。

发表于 2014-2-7 09:34

jjsy 发表于 2014-2-7 09:28
100K的下拉电阻经过试用，发现在个别板上不可行，仍有“上电瞬间为1”现象，现改为47K就可以了。 ...

100K时个别的不行，47K就行了，其实说不定还有极个别的还不行。
设计不能这么设计的，要看看数据手册，看看GPIO的内部结构和参数。
只有理论计算和实际测试都可以了才可以。

发表于 2014-2-7 13:20

若果是增强型51MCU, 可设置为推挽模式，

看下贴44或55楼，供参考！
https://bbs.21ic.com/icview-639496-3-1.html :)

(200)

发表于 2014-2-7 15:21

软件是无法解决的，只能通过硬件去做，

发表于 2014-2-7 15:30

现在CPU复位后默认设置为OD门模式