EEPROM芯片时钟线和数据线的上拉电阻

发表于 2014-2-8 16:39

AT24C08BN-SH-T 我司用1K上拉电阻

CAT24C02WI-GT3A 我司用3K上拉电阻

是要根据它们的datasheet来选择，还是要根据实际电路的上电情况来选择？如何选择？

xyz549040622 · 发表于 2014-2-8 16:52

上拉电阻的选择和负载电容，I2C的传输速度有关，就是RC时间常数。

发表于 2014-2-8 17:02

analog88 发表于 2014-2-8 16:52
上拉电阻的选择和负载电容，I2C的传输速度有关，就是RC时间常数。

这几个参数在datasheet里面有吗？

发表于 2014-2-8 17:02

analog88 发表于 2014-2-8 16:52
上拉电阻的选择和负载电容，I2C的传输速度有关，就是RC时间常数。

可以详细说说么

发表于 2014-2-8 17:21

想弄明白就去找I2C的协议看,里面有详细的关于上拉的说明。

发表于 2014-2-8 17:23

aeromoon 发表于 2014-2-8 17:21
想弄明白就去找I2C的协议看,里面有详细的关于上拉的说明。

好的。谢谢你！

shalixi · 发表于 2014-2-9 21:20

在端口灌电流负载能力足够和功耗能够满足的前提下，电阻越小越好。数据手册会给出端口灌电流负载能力，I2C协议或者芯片会给出数据和时钟边沿的要求，没有要求的，可以取时钟周期一半的10%-20%为限度。

发表于 2014-2-10 13:49

xmc678 发表于 2014-2-8 17:02
这几个参数在datasheet里面有吗？

有的datasheet有关于RC大小配置的曲线图，有的没有。你自己查一下。

发表于 2014-2-10 19:07

NE5532 发表于 2014-2-9 21:20
在端口灌电流负载能力足够和功耗能够满足的前提下，电阻越小越好。数据手册会给出端口灌电流负载能力，I2C ...

非常感谢

发表于 2014-2-11 09:10

我觉得iic的上拉，应该是用scl，sda的上升沿时间t，除以iic总线电容c，并要满足芯片的电流需求。即r=t/c。电路做完之后再用示波器看下波形，看看符不符合iic总线上每个器件的时序要求。

[电子元器件] EEPROM芯片时钟线和数据线的上拉电阻