打印

救助isplever3

[复制链接]
2166|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
elvishappy|  楼主 | 2007-1-12 21:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我用LC5512MV-75Q208芯片用VHDL设计好逻辑之后想要生成JED文件时遇到了奇怪的事情:在constraint editor里所有的输入引脚都不见了....看了warning才知道些所有输入脚都被自动移除掉了,下面是warning:
Warning 13707: Unused pin 'clk' removed.
Warning 13707: Unused pin 'datain' removed.
可是clk和datain两个输入明明在程序中用到的呀,请知道怎么解决的朋友帮一下。。。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

6

帖子

0

粉丝