打印
[FPGA]

ISE_DDS

[复制链接]
1391|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
TataJen|  楼主 | 2014-2-11 23:36 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
se, DDS, AC, TE, TI

Configuration Options 配置选项后面有三个选项:
1          Phase Generater and SIN COS LUT:相位发生器和sine 和cos波形控制塔;
2          Phase Generater only.相位生成器。
3          SIN COS LUT only:
System Clock:指给DDS输入的系统时钟频率
Number of Channel:输出几路波形,通过IP核上的CHANNEL[0:0]来确定当前输出的是第几通道波形。
Parameter Selection:参数选择,两个选项,
1        Hardware Parameters:硬件参数。
                Phase Width:相位宽度,多少位。
                Output width:输出的波形数字量宽度
2        System Parameters:系统参数。
                 Spurious Free Dynamic Range
                 Frequency Resolution:频率分辨率,及一个数字量频率改变多少



第二页:Phase increment programmability:相位增量可编程性
                   Fixed:固定
                   Programmable:可程控的
                   Streaming:
Phase offset programmability:相位偏移量可编程性
Output selection:输出选项
Polarity:极性
   Negative sine:负的正弦波

Implementation options
     Memory type: 1 distributed rom:使用分布room2 block rom:使用模块room(尽可能选模块)
     Optimization goal:优化目标:1 area:面积优先2 speed:速度优先。
Latency optionsconfigurable:可配置的 Latency:(延迟的意思)
Optional pins:可选针
Has phase out:DDS上的相位输出引脚是否需要
RDY:信号准备就绪标志引脚   
RFD:请求   
Clock enable:时钟使能   
synchronousclear :同步clear
channel pins:通道引脚选项


第一的页面上参数选择的时候选择:system parameter会出现上面的界面。选择hardware parameter 就出现下面的界面。

Phase angle increment values:相位角度增量值
Channel phase angle increment values(binary):通道相位角度增量值(二进制)





有不对或不完善的地方求指点。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

41

主题

126

帖子

6

粉丝