发新帖我要提问
返回列表
打印
[FPGA]

verilog 今日心得

[复制链接]
1356|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
TataJen|  楼主 | 2014-2-16 18:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 电路, 硬件电路, 硬件, 计数器
给自己提醒下：每个模块描述的是硬件电路。以硬件电路的思路去思考每个always、assign模块。
                       加入时钟计数器、寄存器可以使硬件电路实现时序性问题，这样就能转变为C语言的常用思维模式

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhang-sb23| | 2014-2-17 18:43 | 只看该作者
既然学了verilog,就最好就不要用C语言的思维模式了，这样的话，你很容易弄混乱的。verilog就是为描述硬件而开发的。

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2014-2-17 21:33 | 只看该作者
尽量不要使用C语言的思维。

使用特权

评论回复 赏
地板
TataJen|  楼主 | 2014-2-17 22:46 | 只看该作者
写了个模拟串口程序，硬件思维不可少，还要实现时序问题，固得此心得。纯属锻炼verilog实现时序性逻辑电路了。求分享经验。

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2014-2-18 21:00 | 只看该作者
TataJen 发表于 2014-2-17 22:46
写了个模拟串口程序，硬件思维不可少，还要实现时序问题，固得此心得。纯属锻炼verilog实现时序性逻辑电路 ...

这个没有诀窍，熟能生巧

使用特权

评论回复 赏
6楼
qq156591407| | 2014-2-19 13:14 | 只看该作者
最近在做图像处理...先用C验证了算法的正确性后移植到FPGA上...经验是C思想会出好多问题的...得用硬件思想解决...

使用特权

评论回复 赏
7楼
丁弋宇| | 2014-2-19 16:06 | 只看该作者
这贴很搞笑

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

TataJen

41

主题

126

帖子

6

粉丝