发新帖我要提问
返回列表
打印

DSP+FPGA工作问题

[复制链接]
1331|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhangmangui|  楼主 | 2014-2-21 09:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DSP, FPGA, flash, 线宽, 电平
在DSP+FPGA协同工作中，为了使DSP的外扩flash更大，而DSP的总线宽不够，所有用FPGA作了高6位地址的扩展，
现在测试发现上电瞬间，DSP要从外扩flash中引到启动，但是FPGA要从外部EPCS里面加载数据到RAM中，这段时间
高6位地址为高电平，所以DSP就无法加载到代码，也就无法启动。
关于FPGA上电加载这段时间的高脉冲有没有更好的办法去消除，求推荐，谢谢！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
abu315| | 2014-2-21 09:32 | 只看该作者
FPGA控制DSP的启动：
1、加复位信号；FPGA启动后，让DSP复位；
2、控制DSP的电源，FPGA启动后，再给DSP上电。

使用特权

评论回复 赏
板凳
zhangmangui|  楼主 | 2014-2-21 10:25 | 只看该作者
abu315 发表于 2014-2-21 09:32
FPGA控制DSP的启动：
1、加复位信号；FPGA启动后，让DSP复位；
2、控制DSP的电源，FPGA启动后，再给DSP上电 ...

嗯  你的第一点我非常认同  比较适合我使用
我刚测试的方法是给这些信号给了个下拉电阻   就能正常启动了
接下来准备考虑用你介绍的这一种方法
我的DSP复位和FPGA是连接一起的   测试中发现两引脚之间串联一个电阻就好
谢谢您

使用特权

评论回复 赏
地板
zhangmangui|  楼主 | 2014-5-29 23:54 | 只看该作者
结贴给分啦  

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhangmangui
个人签名：欢迎进入【TI DSP 论坛】 & 【DSP 技术】           TI忠诚粉丝！

935

主题

26376

帖子

588

粉丝