发新帖我要提问
返回列表
打印
[FPGA]

求助，关于ISE14.1 的mig核问题

[复制链接]
1629|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
52228254|  楼主 | 2014-2-21 23:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
se, SIM, des, Design, 仿真




自动生成ip 核mig 用于ddr2 sdram时候，用工程生成的example_design时候，把rtl里面的文件和sim里面的文件都添加进入工程，自动编译后提示错误
"mig_36_1/example_design/sim/sim_tb_top.v" line 62: Module <sim_tb_top> has no port.
我想用于仿真用，sim_tb_top是顶层仿真文件，以前调用程序自动生成的核时候不会出来错误，它意思是没用输出输出口，请问为啥会提示这个错误啊

mig.png (55.23 KB )

mig.png

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ococ| | 2014-2-22 10:08 | 只看该作者
仿真没必要导入ISE的

使用特权

评论回复 赏
板凳
52228254|  楼主 | 2014-2-22 10:41 | 只看该作者
ococ 发表于 2014-2-22 10:08
仿真没必要导入ISE的

我想用ise里面自带的仿真去仿，不导进来怎么仿啊

使用特权

评论回复 赏
地板
52228254|  楼主 | 2014-2-22 14:01 | 只看该作者
自己有个地方弄错了， 现在好了

使用特权

评论回复 赏
5楼
tcswyy999| | 2014-7-17 08:44 | 只看该作者
52228254 发表于 2014-2-22 14:01
自己有个地方弄错了， 现在好了

求问是新建一个工程然后把rtl和sim里面的文件全部加入新工程吗？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

52228254

46

主题

120

帖子

9

粉丝