发新帖我要提问
返回列表
打印
[电子元器件]

有源晶振的电压被太高了

[复制链接]
1721|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiazifei0512|  楼主 | 2014-2-23 21:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
电压, 有源晶振, CPLD, PLD, 时钟
CPLD工作需要晶振提供时钟周期，但是自己的电路板上会有这种情况，晶振的输出是方波，但是电压被抬升了，导致CPLD无法判别高低电平，或者认为cpld的时钟输入一致是高电平。请问一般这种情况怎么处理。

QQ截图20140223214030.png (21.5 KB )

QQ截图20140223214030.png

使用特权

评论回复 赏

相关帖子
沙发
jiazifei0512|  楼主 | 2014-2-23 21:42 | 只看该作者
还有，我的电路板一开始用，是好的，就是时钟信号时正常的，低电平大概是0v，用过一次之后，就变成图上这样了，图上的低电平大噶在2v左右

使用特权

评论回复 赏
板凳
jiazifei0512|  楼主 | 2014-2-24 09:45 | 只看该作者
求帮助啊~

使用特权

评论回复 赏
地板
gaoxe| | 2016-8-22 16:12 | 只看该作者
输入串C

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiazifei0512

2

主题

5

帖子

0

粉丝