发新帖我要提问
返回列表
打印
[FPGA]

如何用verilog实现时钟的相位延迟？

[复制链接]
4625|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
技术达人|  楼主 | 2014-2-24 13:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 时钟, 相位, verilo
如何用verilog实现时钟的相位延迟？：http://forums.xilinx.com/t5/%E7% ... 8%BF%9F/td-p/398761

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ifpga| | 2014-3-4 21:40 | 只看该作者
？？

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2014-3-6 00:08 | 只看该作者
这个只能这样，有高速时钟来分频调整了。
但是精度很差

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

技术达人

46

主题

125

帖子

1

粉丝