如题，设计一个双向IO，在顶层模块
always @(posedge clk_sys)
ad_dout <= 16'haa;
assign ad_din = io_ad_d;
assign io_ad_d = ad_iodata_out_sel ? 16'hzzzz : ad_dout;
使用内部逻辑分析仪发现，不管 ad_iodata_out_sel 这个信号高低，io_ad_d都没有输出，
而将16'hzzzz 换成 16'h55就一切正常。
我使用的是Altera 的 EP2C5T 芯片，在quartus ii 9.0 环境下，是它不支持三态ＩＯ吗，
是它求各位英豪指点。
|
楼主
标题置顶
标题高亮
