用过MC100LVELL16D的请进

发表于 2007-12-15 20:24

请问我现在需要250M的差分信号给AD做时钟，我用FPGA出一个单端的250M的信号进MC100LVELL16D，由它直接转为250M的差分信号，请问这个片子可以做到吗？还有需要注意什么，望高手不吝赐教。

发表于 2007-12-15 20:25

发表于 2007-12-15 21:50

没听说过 MC100LVELL16，只用过 MC100LVEL16

PECL 的输入能这么接吗？最好用专门的 LVCMOS-ECL 电平转换芯片

发表于 2007-12-15 21:50

发表于 2007-12-15 22:21

250M需要考虑阻抗匹配了吗？

发表于 2007-12-16 13:52

下边这个图是我的差分信号进AD的电路，昨天没贴，是有一个下拉电阻，请三楼的大哥再指点一下输入的接法，第一次接触这方面的东西，没什么经验，就是我从FPGA出来的250M信号进MC100之前还要怎么处理，具体用什么芯片，再有AD只要求400MVP-P的差分信号,请指点

发表于 2007-12-16 17:10

你看看FPGA输出的3.3V电平，跟ECL的输入电平有没有可能兼容

发表于 2007-12-16 20:52

MC100的资料如图所示，它的高电平在2.1--2.4V之间，低电平在1.4--1.8之间，我用FPGA输出LVCMOS的电平是3.2为高，0.7V为低，总该满足了吧，还是说这个ECL的高必须在2.1--2.4之间，高了都不行，还是说高也可以，请指教

发表于 2007-12-16 23:39

发表于 2007-12-20 08:54

发表于 2007-12-22 14:30

发表于 2007-12-23 16:10

像模拟电路中一样，所以速度非常快
为了保证晶体管工作在线性状态，输入电平有上下限
不是“高电平越高越好，低电平越低越好”

当然，你也可以不按手册规定使用，只要实验能通过

发表于 2007-12-31 18:32

我们仿真是可以的，你有时间的话帮忙仿真一下试试

AD_CLK是250M的时钟