发新帖我要提问
返回列表
打印

FIFO仿真为何不对

[复制链接]
1017|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2014-3-11 15:26 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FIFO, 仿真, 信号, ip核, XILINX
FIFO仿真为何不对？
  很简单的就是直接加一个调xilinx的fifo ip核，仿真竟然不对？请大家看看我的仿真波形图，谢谢！
我看了一下，wr_ack信号有，wr_data_count也已经计数了。是不是说明数据已经输入到FIFO中去了？Rd_data_count也已经计数了。但valid信号没有，dout[23：0]一直为0.请大家帮我看一下，谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
entepino|  楼主 | 2014-3-11 15:27 | 只看该作者
仿真波形图

使用特权

评论回复 赏
板凳
haitaox| | 2014-3-11 17:29 | 只看该作者
看起来，rd_cout是fifo中有多少个数的计数器，而不是你已经读出了多少个数的计数器。
你应该还没有读fifo呢，读使能信号呢，没在仿真图里看到啊

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2014-3-11 23:43 | 只看该作者
数的结果有什么差别么？

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2014-3-11 23:43 | 只看该作者
我没看出来啊

使用特权

评论回复 赏
6楼
entepino|  楼主 | 2014-3-12 12:08 | 只看该作者
刚发完贴，就发现错误了。结贴。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

211

主题

649

帖子

2

粉丝