FIFO仿真为何不对

发表于 2014-3-11 15:26

FIFO仿真为何不对？
很简单的就是直接加一个调xilinx的fifo ip核，仿真竟然不对？请大家看看我的仿真波形图，谢谢！
我看了一下，wr_ack信号有，wr_data_count也已经计数了。是不是说明数据已经输入到FIFO中去了？Rd_data_count也已经计数了。但valid信号没有，dout[23：0]一直为0.请大家帮我看一下，谢谢！

登录 · 发表于 2014-3-11 15:27

仿真波形图

发表于 2014-3-11 17:29

看起来，rd_cout是fifo中有多少个数的计数器，而不是你已经读出了多少个数的计数器。
你应该还没有读fifo呢，读使能信号呢，没在仿真图里看到啊

发表于 2014-3-11 23:43

数的结果有什么差别么？

发表于 2014-3-11 23:43

我没看出来啊

发表于 2014-3-12 12:08

刚发完贴，就发现错误了。结贴。

FIFO仿真为何不对

相关帖子

本帖子中包含更多资源

浏览过的版块

社区建设奖章

湍急之河流

伴坛终老

技术奇才奖章

常驻人口

涓涓之细流

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章