系统自定义总线的可靠性问题

发表于 2014-3-13 12:31

大侠们，
   设计了一个系统，用MCU做的。分为主机和从机，自己定义了内部总线，不知道可靠性怎么样（以前有过类似的试验，可靠性不怎么样，当然以前很菜，现在进了一点点步。）大致总线描述如下：
系统分为地址线，数据线，控制线和中断线。
主机发送地址和数据信号，从机查询地址判断是否是针对本从机的命令，若是便接受数据，否则不管。
从机查询到地址是属于本机后开始接受数据。数据需要多次接受，因此主机每次数据准备好后便置位数据准备好位，从机查询该位后开始接受数据。
从机数据接收数据后，置位数据接受好位，主机查询该位后发送新的数据。
问题：以这样的查询方式进行主机和从机的数据交往，而且速度比较快，可靠性怎么样？
            标志位只有一位，是否会引起电平的误触发呢？
            没搞过相关的东西，所有上来请教一下大侠们！
         十分感谢啊！

发表于 2014-3-13 16:39

有点冷门的问题。。。

发表于 2014-3-13 17:15

搞单片机或数字电路的，应该是小儿科问题，到相关版面发帖。

发表于 2014-3-13 17:21

用现成的通信总线不行吗？
UART I2C 甚至SPI都可以，定义下数据格式就行？
为何要费力的去自己定义数据总线？

发表于 2014-3-13 17:36

linjiaguo87 发表于 2014-3-13 17:21
用现成的通信总线不行吗？
UART I2C 甚至SPI都可以，定义下数据格式就行？
为何要费力的去自己定义数据总线 ...

考虑速度，通信宽度问题，没办法自己定义。

发表于 2014-3-13 17:49

我手头有块米国产的电源/控制板，主要由单片机和开关电源组成，好复杂哇，RS232,RJ45等等，许多类型接口。DC-DC也类型也全，升降压，推晚的，要啥有啥。

做硬件的也不简单。

发表于 2014-3-13 17:53

再加上数据的校验（校验和或CRC），电平误触发后靠检验识别，然后重发

发表于 2014-3-13 17:55

建议你用通用的总线形式。
如果是板级用SPI等。
不同系统间，高速通讯有SSI,Profibus，profinet等

发表于 2014-3-13 17:56

xxlin1984 发表于 2014-3-13 17:53
再加上数据的校验（校验和或CRC），电平误触发后靠检验识别，然后重发

我也在想，加入电平触发后再延时检测是否确定真有触发。延时多长呢？想想最多10uS级别，但估计这个延时不够，延时长了系统消耗大，时间宝贵，延时短了似乎没什么用。。。。
或许应该引入奇偶校验。。。。。

系统自定义总线的可靠性问题

相关帖子

评论

评论

评论

浏览过的版块

无冕之王奖章

奔腾之江水

七世轮回

技术奇才奖章

伴坛终老

欢快之小溪

社区建设奖章

坚毅之洋流

核心会员奖章

十世金身

技术导师奖章

技术新星奖章

湍急之河流