发新帖我要提问
返回列表
打印
[PCB]

AD 10 等长布线和差分布线

[复制链接]
11685|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
寒夜澈|  楼主 | 2014-3-17 10:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
差分布线, AD, DRAM, RAM, SDRAM
AD 10 画 SDRAM 等长布线 具体操作
ps 查不到资料

使用特权

评论回复 赏

相关帖子
沙发
寒夜澈|  楼主 | 2014-3-17 10:13 | 只看该作者
FPGA 对SDRAM  不等长 会出现时序问题么
新手 求指教

使用特权

评论回复 赏
板凳
Forward001| | 2014-3-17 14:19 | 只看该作者
SDRAM速率不高，线不等长的话，尽量短些也就可以。
就算不行，FPGA在一定的范围内，也可以调整时序了。

Altium Designer等长布线：

百度文库：
http://wenku.baidu.com/link?url= ... 0ncDOAvUmlNdCXAen2W

使用特权

评论回复 赏
地板
hjz07091982| | 2014-3-25 21:48 | 只看该作者
先完成走线，然后把要等长的net在布线规则中设为等长组，目标长度为之前走线最长的那个，然后使用蛇形线调整。建议RAM离FPGA不要太近，否则等长会很困难。不过SDRAM没有严格要求，DDR或DDR2，DDR3才有要求。

使用特权

评论回复 赏
5楼
pcbkey| | 2015-2-21 17:04 | 只看该作者
支持一下

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

寒夜澈

1

主题

2

帖子

0

粉丝