发新帖我要提问
返回列表
打印

FPGA的IO口引入时钟

[复制链接]
1455|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fangxing523|  楼主 | 2014-3-17 17:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, IO, gp, symbol
你好，请问你个问题，我的FPGA时钟是用普通的IO口引入的，每次编译都出现Illegal LOC on IPAD symbol "clk" or BUFGP symbol "clk_BUFGP"错误呀？我也用input clk /*synthesis syn_nonclockbuf=1*/;这个方法了，还是不好使。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
fangxing523|  楼主 | 2014-3-18 14:21 | 只看该作者
花了三天时间，终于解决了这个问题，写下来帮助别人吧。想让IO口当做全局时钟，可以先将IO口例化为IBUF，然后再例化为BUFG。

使用特权

评论回复 赏
板凳
ifpga| | 2014-3-19 10:13 | 只看该作者
对的

使用特权

评论回复 赏
地板
loushaofeng| | 2014-4-2 22:47 | 只看该作者
你用的是xilinx的吧！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fangxing523

2

主题

13

帖子

0

粉丝