发新帖我要提问
返回列表
打印

SDR SDRAM行首数据出错

[复制链接]
1277|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luyaker|  楼主 | 2014-3-23 19:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
SDRAM, LSI, model, modelsim, SIM
本人在用modelsim做功能仿真时，发现读SDR SDRAM第0行、第0列的数据错了，实际读的是第2行第0列的数据；而读取第1行第0列的数据实际是第0行第0列的，第2行第0列读出来的是第1行第0列的。
而其他非行首的数据正确，本人用的是突发读取8个数据的方式。
请问有可能是什么原因呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhaojingzb| | 2014-3-24 08:44 | 只看该作者
那就是地址送错了，直接分析一下接口时序就可以了

使用特权

评论回复 赏
板凳
luyaker|  楼主 | 2014-3-24 09:03 | 只看该作者
zhaojingzb 发表于 2014-3-24 08:44
那就是地址送错了，直接分析一下接口时序就可以了

我一开始也是这么想的，不过我想不通为什么其他数据是对的

使用特权

评论回复 赏
地板
ifpga| | 2014-3-24 09:13 | 只看该作者
没有什么想不通的，一定是地址哪一位给错了

使用特权

评论回复 赏
5楼
zhaojingzb| | 2014-3-24 12:04 | 只看该作者
luyaker 发表于 2014-3-24 09:03
我一开始也是这么想的，不过我想不通为什么其他数据是对的

要么是写数据的时候就写错了，要么就是读地址送错了。
很好定位问题的，把SDRAM初始话一组地址数进去，然后只通过总线读，确认。
这个对照器件datasheet看一下代码的地址控制部分，很容易看出问题来的。

使用特权

评论回复 赏
6楼
luyaker|  楼主 | 2014-3-24 19:00 | 只看该作者
ifpga 发表于 2014-3-24 09:13
没有什么想不通的，一定是地址哪一位给错了

嗯，确实

使用特权

评论回复 赏
7楼
luyaker|  楼主 | 2014-3-24 19:08 | 只看该作者
本帖最后由 luyaker 于 2014-3-24 19:39 编辑
zhaojingzb 发表于 2014-3-24 12:04
要么是写数据的时候就写错了，要么就是读地址送错了。
很好定位问题的，把SDRAM初始话一组地址数进去，然 ...

果然啊。之前我写数据的时候，写的一直是对的，现在修改读的部分，自认为没有动写的部分。结果再次仿真发现，写的时候没写对。写地址0x100时写入的是0x000，而写0x200时，实际写入地址是0x100。原因是，行地址输入的时候，地址尚未自增一，列地址输入的时候地址却已经自增一了，属于我的地址没控制好。我突发写的时候，每次屏蔽掉后七个数，所以只有行首的数据出错。

使用特权

评论回复 赏
8楼
luyaker|  楼主 | 2014-3-24 20:02 | 只看该作者
经过修改之后，烧写到FPGA中，运行正确，多谢两位的指导！

使用特权

评论回复 赏
9楼
zhtoad2| | 2014-3-25 17:50 | 只看该作者
请问，你用的quartus的什么版本，我看了一下网页版本的quartus不支持cycone 和cyclone 2了，只支持3以上的，
是这样吗？
如果用cyclone2的器件，最好用什么软件版本呀？谢谢。

使用特权

评论回复 赏
10楼
luyaker|  楼主 | 2014-3-25 21:30 | 只看该作者
免费版13.0sp1还支持cyclone 2呀

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luyaker

11

主题

104

帖子

0

粉丝