发新帖我要提问
返回列表
打印
[STM32F1]

STM32 的PLL温漂特性怎么样

[复制链接]
2720|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
magic_yuan|  楼主 | 2014-3-26 18:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
PLL, STM32, 温度, 晶振, datasheet
  大侠们，
   想用STM32测量比较精准的时间间距，网上可以买到温漂很小的晶振，但如果STM32内部的PLL存在温度漂动或者其他不稳定因素，那么买好的温补晶振也没用了。在STM32的DATASHEET里似乎没看到类似PLL温度温度稳定性方面的信息，不知道各位大侠有过这方面经验么，求指教。
  谢谢啊！

使用特权

评论回复 赏
沙发
airwill| | 2014-3-26 22:10 | 只看该作者
从我的实测情况看,PLL 是会有锁相误差的情况, 如果要求精度很高的时间基准, 是否考虑不采用 PLL 的时钟信号, 直接使用晶振时钟?

使用特权

评论回复 赏
板凳
magic_yuan|  楼主 | 2014-3-26 22:20 | 只看该作者
airwill 发表于 2014-3-26 22:10
从我的实测情况看,PLL 是会有锁相误差的情况, 如果要求精度很高的时间基准, 是否考虑不采用 PLL 的时钟信号 ...

多谢大侠，
  这样外部时钟处于比较高的频率，对PCB绘制布局等有些要求。有些高精度测量频率用FPGA测试的，里面的时钟不知道怎么弄的，查查资料先。

使用特权

评论回复 赏
地板
magic_yuan|  楼主 | 2014-3-26 22:22 | 只看该作者
airwill 发表于 2014-3-26 22:10
从我的实测情况看,PLL 是会有锁相误差的情况, 如果要求精度很高的时间基准, 是否考虑不采用 PLL 的时钟信号 ...

STM32F103系列能否外部直接采用72MHZ呢？好像可以。。。。

使用特权

评论回复 赏
5楼
airwill| | 2014-3-27 06:15 | 只看该作者
STM32F103系列, 手册有明确的要求
STM32F103x8B数据手册 中译第10版
5.3.6  外部时钟源特性
  来自外部振荡源产生的高速外部用户时钟
下表中给出的特性参数是使用一个高速的外部时钟源测得，环境温度和供电电压符合表9的条件。

符号             参数        条件  最小值  典型值  最大值  单位
fHSE_ext  用户外部时钟频率               0          8          25     MHz   

能否外部直接采用72MHZ呢？  应该不可以

使用特权

评论回复 赏
评论
magic_yuan 2014-3-27 10:46 回复TA
看这个应该是不可以，多谢啊！ 
6楼
shdjdq| | 2014-3-27 08:05 | 只看该作者
可采用较高的晶振，用较小的倍频？

使用特权

评论回复 赏
7楼
IJK| | 2014-3-27 09:28 | 只看该作者
airwill 发表于 2014-3-26 22:10
从我的实测情况看,PLL 是会有锁相误差的情况, 如果要求精度很高的时间基准, 是否考虑不采用 PLL 的时钟信号 ...

“PLL 是会有锁相误差的情况”，请问有什么实际证据吗？

在哪个STM32芯片上面，什么配置下看到这种情况？
另外，如果PLL 有锁相误差，那么只在测量比较短的时间才会明显看出问题。

使用特权

评论回复 赏
8楼
IJK| | 2014-3-27 09:33 | 只看该作者
magic_yuan 发表于 2014-3-26 22:22
STM32F103系列能否外部直接采用72MHZ呢？好像可以。。。。

用外部有源晶振直接供72M，或许可以？

使用特权

评论回复 赏
评论
magic_yuan 2014-3-27 10:47 回复TA
需要测试比较高速的时间，所以。。。。 
9楼
airwill| | 2014-3-27 12:53 | 只看该作者
我记得曾经在哪一份资料里见到关于 PLL 的偏移的问题.
为了求证, 我特意翻了多份数据手册, 终于在 STM32F20X Rev9 的数据手册 P91 中看到介绍.
不过一大堆公式, 看了好久没有太看明白, 截一个图吧.

使用特权

评论回复 赏
评论
magic_yuan 2014-3-27 13:03 回复TA
这个颇有难度。我看F3 DATASHEET里是没有的 
10楼
IJK| | 2014-3-27 13:35 | 只看该作者
airwill 发表于 2014-3-27 12:53
我记得曾经在哪一份资料里见到关于 PLL 的偏移的问题.
为了求证, 我特意翻了多份数据手册, 终于在 STM32F20 ...

这张图跟讨论的问题没有关系。
这张图说的是STM32F2可以通过展频（频率延展）来降低EMI干扰。一般情况下，并不使用展频的。

使用特权

评论回复 赏
11楼
wx85105157| | 2014-3-27 18:40 | 只看该作者
IJK 发表于 2014-3-27 09:33
用外部有源晶振直接供72M，或许可以？

不能外部72的。还是用cpld或者fpga吧

使用特权

评论回复 赏
12楼
acguy| | 2014-3-28 08:02 | 只看该作者
本帖最后由 acguy 于 2014-3-28 08:04 编辑

锁相环应该是没有累积误差的，相位误差也接近零吧。除非失锁。

使用特权

评论回复 赏
13楼
magic_yuan|  楼主 | 2014-3-28 09:45 | 只看该作者
acguy 发表于 2014-3-28 08:02
锁相环应该是没有累积误差的，相位误差也接近零吧。除非失锁。

锁相环也属于反馈，反馈都有基准，没搞过锁相环，只是觉得有基本有反馈条件就会存在误差。

使用特权

评论回复 赏
14楼
acguy| | 2014-3-29 07:33 | 只看该作者
锁相环是根据相位误差反馈的。所以有相位误差，但是没有累积误差，否则就失锁了。

使用特权

评论回复 赏
15楼
magic_yuan|  楼主 | 2014-3-29 10:27 | 只看该作者
acguy 发表于 2014-3-29 07:33
锁相环是根据相位误差反馈的。所以有相位误差，但是没有累积误差，否则就失锁了。 ...

昨天看了锁相环的基本特性，大致了解了下，应该是大侠所说。
谢谢啊！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

magic_yuan
个人签名：发到3000帖时，生活大概完成了一种转折。

359

主题

2770

帖子

7

粉丝