发新帖我要提问
返回列表
打印
[PCB]

高速总线的可测性设计

[复制链接]
1016|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fiedel|  楼主 | 2014-3-28 10:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
总线, 芯片, ck, IO, pc
用高速总线（比如serial rapidio）连接单板上的两个芯片，pcb应该怎样走线才有更好的可测性？很多**推荐这种走线的测试点应该是就是一段暴露的track，但是好像一般推荐高速总线走在中间层，这样两个芯片之间的连线就没有暴露在外面可以接探头的铜皮了。不知道各位怎样处理这样的问题？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Forward001| | 2014-3-28 23:04 | 只看该作者
如果一定的测试，只能做些信号质量上的牺牲了。

使用特权

评论回复 赏
板凳
clixe| | 2014-3-29 14:19 | 只看该作者
包地 离模拟远点  邻层最好也是地

使用特权

评论回复 赏
地板
pcbkey| | 2015-2-22 10:47 | 只看该作者
支持一下

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fiedel

11

主题

26

帖子

1

粉丝