发新帖我要提问
返回列表
打印
[FPGA]

FPGA上电从外部SPI Flash读取程序这段时间FPGA的IO口输出能不能指定为想要的状态？

[复制链接]
1410|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yoyof3|  楼主 | 2014-3-31 09:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
flash, FPGA, spi, IO, 电平
用XC3S500E+SPI Flash方案，上电后先从Flash读取程序，这段时间能不能让FPGA的某个IO一直输出低电平啊？现在默认是输出高电平，能不能改为输出低电平啊？求大神指导！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
yoyof3|  楼主 | 2014-3-31 20:38 | 只看该作者
问题解决了，FPGA的SWAP引脚可以控制，加载程序期间IO口的状态。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yoyof3

6

主题

92

帖子

4

粉丝