发新帖我要提问
返回列表
打印

verilog中的reg型变量，wire型变量初值是多少？？

[复制链接]
3257|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
52mcu|  楼主 | 2014-4-1 21:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, Wire, se, 时钟, ni
  如下代码条件是成立还是不成立？？？
  ......
  reg a;//a的初值是多少？
  wire b;/b的初值是多少？
  always @ (posedge clk)
  begin
  if(a==1)//此处在第一个时钟是条件到底成立不成立
   ...
  else
   ...
  if(b==1)//此处在第一个时钟是条件到底成立不成立
  ...
  else
  ....
  end
     

使用特权

评论回复 赏

相关下载

相关帖子
沙发
294897997| | 2014-4-25 16:10 | 只看该作者
a、b仿真时是红线；上板时不定，一般情况下是0。需要给其赋初值可以定义时赋值，如reg a = 1 ；或者always块中赋值

使用特权

评论回复 赏
板凳
gaochy1126| | 2014-4-29 23:33 | 只看该作者
不会成立

使用特权

评论回复 赏
地板
gaochy1126| | 2014-4-29 23:33 | 只看该作者
上电这个也是作为0来处理的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

52mcu

157

主题

292

帖子

0

粉丝