请教各位大神一个关于cyclone4上使用LVDS的问题，求解答~~~~

发表于 2014-4-3 23:31

我目前想要使用FPGA上自带的LVDS模块实现FPGA之间的通信。首先我测试了一块FPGA自收自发，我的全局时钟25M，数率200M，4个通道，8位因子，然后测试中我发现必须调整接收模块的输入时钟相位才能正确读取数据；然后我想测试板间的通信，结果我发现这样的话我接收端和发送端的时钟就存在了一个不定的相位差，每次都得调节相位，只能通过同步两板的系统时钟来解决，使之相位差固定。所以我想请教各位大神，是不是用LVDS进行传输都要进行时钟同步？若不同步，怎么解决收到数据不对的问题？

发表于 2014-4-4 09:24

LVDS应该有个自适应调整时序窗口的功能模块吧。貌似叫自适应。。。，就是自己找到最佳的时序窗口。你可以查一下相关的资料。

发表于 2014-4-7 01:00

你说的是动态相位调节（DPA）吗？

发表于 2014-4-7 01:01

zhaojingzb 发表于 2014-4-4 09:24
LVDS应该有个自适应调整时序窗口的功能模块吧。貌似叫自适应。。。，就是自己找到最佳的时序窗口。你可以查 ...

你说的是动态相位调节（DPA）吗？

发表于 2014-4-7 22:06

用动态相位调整

发表于 2014-4-11 14:27

GoldSunMonkey 发表于 2014-4-7 22:06
用动态相位调整

Cyclone不支持动态调节啊，肿么办？

发表于 2014-4-11 14:32

GoldSunMonkey 发表于 2014-4-7 22:06
用动态相位调整

还有猴哥，我现在遇到一个问题，我一块FPGA从另一块引入一个时钟，，然后通过PLL分频后使用，发现分频后的时钟周期和占空比都不对劲。。。什么原因？PS：这个时钟是从时钟输出脚输出的，接入了时钟输入脚

[FPGA] 请教各位大神一个关于cyclone4上使用LVDS的问题，求解答~~~~

相关帖子

浏览过的版块

技术新星奖章

技术奇才奖章

伴坛终老

涓涓之细流

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章