噪声笔记

只看该作者 · 2014-4-4 18:06

1）基本噪声源
电阻： vn^2=4kTR，或者 in^2=4kT/R
三极管区MOS管的热噪声与电阻的计算方法一样。
饱和区MOS管热噪声： in^2=4kTг×gm。 г约等于1 （EE214); 我的工艺：гp=0.75; гn=0.57 （？？？）
饱和区MOS管闪烁噪声：vn^2=K / ( Cox × WL × f ），或者 in^2=K / ( Cox × WL × f ）× gm^2。我的工艺：(K/Cox)p=230e-12 (um*V)^2; (K/Cox)n=810e-12 (um*V)^2. PMOS噪声确实小一点～～
转角频率大约在1～10MHZ量级。实际上电阻也有1/f噪声（囧）。
Note：在低噪声应用的场合或许还要考虑栅电阻热噪声，表达式为vn^2 = 4kT * ( w / L ) / ( N ^ 2 ) * R_sheet * (1 / 3 )。其中 W / L 为总宽长比， (1 / 3 ) 为分布式电阻以集总方式表示时的变换系数；低噪声应用场合我们也许会希望该噪声值为对应沟道热噪声 4kTг×gm 的1/5 ~ 1/10。（拉扎维）
2）电路噪声表示
可以以等效输入噪声(vni^2) 或者等效输出噪声(vno^2) 的方式表示。
将电路中每个元件的噪声乘以相对应的传递函数平方到输出端进行功率求和获得等效输出噪声(vno^2)，
将等效输出噪声(vno^2) 除以电路总传递函数平方获得等效输入噪声(vni^2)。
闭环之后，输出噪声
vnocl^2
= vno^2 / (1+F(s)*A(s))^2
= vni^2 × A(s)^2 / (1+F(s)*A(s))^2
因此
1、对于大带宽的闭环，1/f噪声的影响相对更小。
2、大的反馈系数有利于降低噪声。
任意一点的噪声功率谱在所关心的频率范围积分即可获得总噪声功率。

只看该作者 · 2014-4-4 18:07

3）单元电路噪声
辅助定理：低频时MOS管的沟道噪声电流in^2 可以与等效栅噪声电压vn^2 相互变换。（Razavi）
vn^2 = in^2 / gm^2
那么怎样才算高频的情况呢？从公式上，对于ZL、ZS （P184拉扎维中文版）为任意阻抗的情况，该等效都是成立的。那么高频的含义猜测就是“gate到gnd的有限阻抗+Cgd、Cgs寄生电容”了。

结果是令人失望，或者说是期望的。（？？？）
对于Zg = 100k||1pF的情况，人为的放大了Cgd和Cgs之后，两种噪声模型在drain和source的输出情况直至THz依然吻合的的很好。难道是仿真器的模型问题？等待高人……
a) 电流镜
电流镜在逐级传递过程中电流噪声会不断累加，因此从噪声角度应尽量减少电流镜传递级数。
各级MOS管的电流噪声乘以对应的电流增益的平方折算到输出，在末级电流镜gate端加挂MOS电容可以有效降低噪声均方电压（不过会导致slow settling）。
使用大W、L的器件以降低1/f噪声，设定低跨导（大Vov）工作点以降低沟道电流热噪声。
P.S.：大的W、L同样有利于减小阈值电压和迁移率的失配，均反比于sqrt(W*L)。Sigma_vth~6mV*um, Sigma_beta~1%*um （EE214）
b）基本放大电路
CS结构：基本表达式参见Razavi 例题7.11，不再重复。
从该基本组态可以直观的看出，每提高1bit量化精度，即SNR增加6dB，需要4x的CL，以及4x的Power。（前提：增益，带宽保持不变）。
在数值上，以我的工艺为例，当噪声带宽超过～30MHz之后，热噪声的影响开始超过1/f噪声。因此，对于较大带宽的系统，在电路噪声的简单估算中，可以仅考虑热噪声，最后再乘以一个大于1的经验系数，该近似应该也适用于其他简单单元或者复杂电路。
CG结构：实际应用中应该电流源驱动的情况比较多，例如CS-CG，这种情况下CG MOS管的噪声（热，闪烁）对总输出噪声的影响基本可以忽略。
Inout^2=Inin^2=4kTг×(gm_load+gm_bias)
也可以把CG MOS管的噪声等效为CG MOS管的栅电压噪声之后按照source degradation CS stage来理解，这样的话在高频段由于CG MOS段S端对gnd电容的存在，CG MOS管贡献噪声增加，但同时bias MOS管的噪声电流在高频段将被抑制（as well as the gain :-( )。
CS-CG结构：CS MOS管使用并联噪声电流源模型，然后……没有什么话想说的了～～（囧）
CD（source follower）结构：尽量减小gm_load吧～