发新帖我要提问
返回列表
打印

发布FPGA项目

[复制链接]
861|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shaotli|  楼主 | 2008-5-16 00:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 信号, 上位机, CPLD, PLD
锁存转发需求：
系统：下位机----（单字节+3bit）----锁存转发----（单字节+2bit）----上位机。
有一个单字节+3bit的信号，需要2us内将信号锁存，待上位机BUSY信号撤销时，锁存转发下一个字节，转发电路，想用FPGA/CPLD来实现。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shaotli

12

主题

28

帖子

0

粉丝