发新帖我要提问
返回列表
打印
[FPGA]

Xilinx V-4 FPGA DCM & 串口

[复制链接]
902|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
vimman|  楼主 | 2014-4-9 14:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DCM, FPGA, XILINX, 串口, 晶振
本帖最后由 vimman 于 2014-4-9 14:04 编辑

请教各位大虾，本人采用V-4 FPGA做开发，调试串口数据发送时碰到一个奇怪问题，若串口发送时钟直接采用外部晶振输入则能正常发送数据，若发送时钟采用DCM模块的输出，串口不工作。二者频率和波特率均相同，请问可能的原因是啥？是否跟DCM的输出时钟的扇出能力有关？因为整个模块还有其他的功能！外部晶振频率为100MHz，DCM首先将外部晶振的输入频率÷2，再经PLL×2。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vimman

12

主题

81

帖子

0

粉丝