stm32f10x Vref脚是否接个基准电压比较好？

只看该作者 · 2014-4-9 15:36

现在使用stm32f10x 做adc测试，Vref是直接和VDD电压连在一起的，做了几台样机发现台间差比较大，是否Verf管脚需要额外接入一个基准电压可以改善台间差大的问题？

3万 · 2014-4-9 15:48

先确定原因，是不是基准引起的

3万 · 2014-4-9 15:50

精度要求高的：
最好模拟，数字，基准3路电源全部分开供电，有条件的可以使用外部AD。

3万 · 2014-4-9 15:52

可以先软件校准下

只看该作者 · 2014-4-9 16:06

mmuuss586 发表于 2014-4-9 15:52
可以先软件校准下

电源是电池供电的，电路有走电机AD测试功能，走电机时测AD，发现　VDD(3.3V)有些波动怀疑可能是波动引起的台间差
软件校准是指?

3万 · 2014-4-9 16:30

清风致影发表于 2014-4-9 16:06
电源是电池供电的，电路有走电机AD测试功能，走电机时测AD，发现　VDD(3.3V)有些波动怀疑可能是波动引起 ...

哦，电机的话，对电缆啥的加屏蔽。