发新帖我要提问
返回列表
打印

FPGA速度问题

[复制链接]
1074|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xiao13K|  楼主 | 2014-4-12 00:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PLL, des, mb, se
想使用spartan6实现7:1数据解串和串行化输出，输入数据为LVDS电平。请问FPGA可以接受的最大输入串行数据的频率由什么决定的？是由ISERDES2的最大频率还是PLL的最大频率，文档0DS162中只给出了PLL的最大频率为1080Mb/s，另外差分转单端的IBUFDS可接受的最大频率又在什么文档体现呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2014-4-13 00:16 | 只看该作者
AR# 41083

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xiao13K

4

主题

15

帖子

1

粉丝