本帖最后由 hsguan 于 2014-4-15 13:24 编辑
麻烦问一下：
1.官方给出的lower_power_demo，隔一秒从LLS唤醒的那个选项下，为什么我在SYSINIT里面定义的了NO_PLL_INIT以后（就是不用PEE，改用FEI），每次一进STOP模式就会reset，提示Loss of External Clock Reset；（似乎是不使用PLL就会发生这个问题）
2.采用例程默认的PEE时钟模式下，我把进VLPR模式的那个选项下面的程序拷贝到LLS定时唤醒后面了，每隔1S从LLS唤醒后进入VLPR，随后什么都不干就重新进入LLS模式，为什么这个过程能达到几个毫秒？另外有没有什么方法能降低这个时间？（如果要换时钟模式的话就还是牵扯第一个问题）
3.在“Enter VLPR in BLPI at Core Frequency of 4 MHz”下我加了一个AD转换，峰值电流大概在700-800uA左右，请问这个数据正常么（仅在VLPR模式下什么都不做测量出来的电流为300uA左右，手册上提供的ADC的电流366uA），如果正常的话，有没有什么方法能进一步降低功耗
问题比较多比较烦，小白先谢谢各位了~ |
楼主
标题置顶
标题高亮
