FPGA输入3.3V高电平信号，但示波器测试只有1V或2V

只看该作者 · 2014-4-16 09:44

我用DSP 28335 输出6路定频PWM波给FPGA(ALTERA),分别用示波器测试FPGA的6个输入引脚，只有4路波形频率以及幅值正确，另有两路PWM波频率正确，但是幅值却被拉低了，拉低值一个是1V，一个是2.2V.单独测DSP的六路PWM输出是正确的，只要连接FPGA，DSP输出波形就有两路幅值被拉低了！请各位大神们告诉我这是FPGA输入引脚被烧坏了吗？

只看该作者 · 2014-4-17 12:17

没有高人指路吗？？？还是我的问题比较模糊，那就再详细点：我在FPGA的管脚配置中已经分别尝试将IO口定义为开漏输出（外部我加了10K上拉到3.3V）若上拉输出以及默认输出，但DSP检测到的信号始终没有改变，用示波器测量始终保持高电平。。。在线等诸位高人指路啊！！

1万 · 2014-4-17 16:15

FPGA引脚没有配置拉高吧，

1万 · 2014-4-18 00:09

你使用一个上电阻试试

1万 · 2014-4-18 00:09

选择的是3.3TTL吗

只看该作者 · 2014-4-21 14:47

非常感谢诸位的提醒，我的问题暂时解决了，至少没有影响产品的生产。由于生产时间太紧，我临时换用了别的IO，就可以了，但问题还没有彻底解决，因为调试过程中我也发现还有其他IO也是不能输出高电平，还在继续摸索中，至少小弟我现在有时间来慢慢探索了。
我在IO分配中分别尝试了：开漏输出+外部上拉10K电阻，若上拉输出+外部上拉电阻，以及外部加10K下来电阻，且直接配置成默认的输出模式，外部不加上拉电阻都不行！

只看该作者 · 2014-4-21 15:01

再给大家详细叙述下我的硬件平台：我用的FPGA是比较老的且相对便宜的ALTERA/旋风I片子：EP1C12Q240I7 上面有一部分IO之前是预留未用的且均被我配置成了三态输入模式，本次由于产品改进需要在增加一些IO，于是我理所当然的随便增加了几个，但后来上电，烧写代码后发现DSP输出到FPGA新增的IO时，信号的频率正常就幅值变小了，正常的话应该是3.3V的方波脉冲，但有两路示波器测量发现高电平时只有1V左右，还有一路高电平只有2.02V左右。这就纳闷了。

我于是将连接FPGA的走线割断测DSP得输出，PWM波形又正确。然后再单独对FPGA的IO口写1，却没有任何输出！没办法我就查看FPGA的IO口配置并和其他几路正常的配置对比也没发现什么异常！最后我就尝试将之前用于控制发光二极管的IO引脚手工跳了一根线到DSP就暂时解决了。但根本问题还没找到，希望接下来能有诸位大侠的好建议出现，小弟先在此谢谢大家了！