发新帖我要提问
返回列表
打印
[FPGA]

edk中ddr2的位宽设置！

[复制链接]
791|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
machairodus|  楼主 | 2014-4-18 09:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, ip核, 管脚, ip, 信号
     自制的一块v5板子，ddr2的管脚位宽和edk的ip核生成的不同，比如说：板子上ddr的dqs信号位宽是2，ip核生成的位宽是8，如果不改的话，编写ucf文件的时候不能配置管脚。但是我又找不到修改的地方，请问该怎么处理这个问题。（最近问问题怎么没人回啊？大神都很忙吗？）

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

machairodus

25

主题

43

帖子

0

粉丝