发新帖我要提问
返回列表
打印
[FPGA]

最近使用xilinx编程遇到一些问题，希望大家能够给一些建议

[复制链接]
934|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lengmian1001|  楼主 | 2014-5-6 08:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
编程, XILINX, 信号, se, TE
我使用的是xilinx virtex-4 系列的fpga，开发环境是xilinx ise 13.1 vhdl语言
问题是这样的：我的程序在加入一个模块以后，输入到这个模块的信号全部变成了0，当然这个模块的输出信号肯定不正确了。当我去掉这个模块以后，前面所说的输入信号全部正常了，请问大家遇到过类似的问题么，应该怎么处理分析呢？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
huangxz| | 2014-5-6 16:28 | 只看该作者
我觉的这个应该是约束问题

使用特权

评论回复 赏
板凳
zhulin| | 2014-5-7 14:59 | 只看该作者
检查一下复位信号

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lengmian1001

14

主题

44

帖子

0

粉丝