本人菜鸟一枚，最近看计算机体系结构里面有一句话“前面一些思想也已经陆续应用到DRAM中，但是他们基本都是靠增大存储器时延来换取高带宽的”不太明白。
我对时延的理解就是处理器发出读/写指令访问存储器，到存储器收到指令响应处理器，书上已经说了：它包括访问时间和存储周期，访问时间是指从发出请求到返回被请求之间的时间，存储周期指连续两次存储器请求所需要的最小时间间隔，所以存储周期要大于存储器访问时间。
而我对带宽的理解即使读/写操作开始时总线上单位时间数据传输的位数（=总线位宽*比特率）
他这里所指的增大时延，是指增大访问时间，还是存储周期，还是兼而有之？
而且增大延时为什么可以换取高带宽，是单单指得增加总线/存储器的宽度而导致时延增加吗，并且为什么增加宽度会导致时延增加呢？
望各位大神指点迷津。。。 |
楼主
标题置顶
标题高亮
