21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 多周期约束问题求解
返回列表 发新帖我要提问

[FPGA] 多周期约束问题求解

[复制链接]
1281|0
 楼主| aikimi7 发表于 2014-5-14 08:42 | 显示全部楼层 |阅读模式
AC, RAM, 代码, 时序, 触发
代码中有直接使用了触发运算，有一定的数据延时，所以使用了多周期约束。
我的问题是，如下图所示，else if语句中前两个在SDC文件中进行了多周期约束，由于这四个左值下一步需要同时存储在RAM中，
那么后两个是不是也应该进行相同周期的多周期约束，才能确保数据运算正确？（现在后两个计算存在误差）
如果需要约束的话，由于后两个没有时序报错，如何约束？


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部