发新帖我要提问
返回列表
打印
[FPGA]

多周期约束问题求解

[复制链接]
1043|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aikimi7|  楼主 | 2014-5-14 08:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
AC, RAM, 代码, 时序, 触发
代码中有直接使用了触发运算，有一定的数据延时，所以使用了多周期约束。
我的问题是，如下图所示，else if语句中前两个在SDC文件中进行了多周期约束，由于这四个左值下一步需要同时存储在RAM中，
那么后两个是不是也应该进行相同周期的多周期约束，才能确保数据运算正确？（现在后两个计算存在误差）
如果需要约束的话，由于后两个没有时序报错，如何约束？


使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝