21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请帮忙看下
返回列表 发新帖我要提问

[verilog] 请帮忙看下

[复制链接]
1256|3
 楼主| gogosese 发表于 2014-5-14 22:36 | 显示全部楼层 |阅读模式
se, dc
case (sel[1:0])
00: y=a;
01: y=a;
10: y=a;
11: y=a;
endcase


这个哪里有问题？
回复

收藏 举报

相关帖子
grasswolfs 发表于 2014-5-14 23:06 | 显示全部楼层
y是什么？这是matlab写法吧，赋值用<=
回复

收藏 举报

ococ 发表于 2014-5-15 08:59 | 显示全部楼层
default呢？
回复

收藏 举报

bestray 发表于 2014-9-1 11:24 | 显示全部楼层
不知道你写的是组合逻辑还是时序逻辑，组合逻辑的话上述正确，否则错误！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gogosese

10

主题

96

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部