发新帖我要提问
返回列表
打印

Verilog中函数调用的疑惑

[复制链接]
1364|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
magic_yuan|  楼主 | 2014-5-17 12:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 函数, 阻塞, 阻塞赋值, 时钟
大神们，
  看夏宇闻老师的书中有个地方疑惑。
  内容：在时钟上升沿处调用阶乘函数。
  问题：在时钟上升沿出赋值采用非阻塞赋值，但在函数体内部采用的均是阻塞赋值？学习中好像有条原则，就是尽量采用统一的阻塞赋值，或者统一的非阻塞赋值。
  多谢啊！请大侠指点！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
magic_yuan|  楼主 | 2014-5-17 22:31 | 只看该作者
今天本模块就我发了一个贴，也没人回帖。。。。冷清啊。。。

使用特权

评论回复 赏
板凳
llf021421| | 2014-5-18 20:08 | 只看该作者
不要被阻塞赋值和非阻塞赋值搞晕了，其实根本不要管这么多
如果是组合逻辑电路的话，就用阻塞赋值
如果是时序逻辑电路的话，就用非阻塞赋值

使用特权

评论回复 赏
地板
huangxz| | 2014-5-19 15:51 | 只看该作者
magic_yuan 发表于 2014-5-17 22:31
今天本模块就我发了一个贴，也没人回帖。。。。冷清啊。。。

很奇怪,就是现在帮主都很少在上面活动了,不知道什么原因

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

magic_yuan
个人签名：发到3000帖时，生活大概完成了一种转折。

359

主题

2770

帖子

7

粉丝