打印
[技术问题解答]

KL36Z256VLH4 PE 脉冲计数问题(已解决)

[复制链接]
1564|16
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
本帖最后由 FSL_TICS_A 于 2014-6-3 16:27 编辑

我用PE生成了一个EInt1:ExtInt_LDD组件,外部端口接在PTC6上,每来一个下降沿加一,现在功能可以实现,
如果外部脉冲频率稍高就不累加了,慢点就可以了,最高脉冲频率不会超过50HZ

相关帖子

沙发
FSL_TICS_A| | 2014-5-21 16:10 | 只看该作者
你好,楼主!
50Hz确实与预期的相差太多啊,请问你是这么测出来?
能否说明一下?

使用特权

评论回复
板凳
jiahongjian|  楼主 | 2014-5-21 16:17 | 只看该作者
你没明白我的意思  我是要检测外部输入脉冲的总量,每来一个脉冲记一次数,如果外部加一个50HZ的脉冲信号,单片机不计数,如果加1HZ的信号单片机计数正常

使用特权

评论回复
地板
FSL_TICS_A| | 2014-5-21 16:23 | 只看该作者
jiahongjian 发表于 2014-5-21 16:17
你没明白我的意思  我是要检测外部输入脉冲的总量,每来一个脉冲记一次数,如果外部加一个50HZ的脉冲信号, ...

Ok, 50Hz频率以下的脉冲,每来一个脉冲计一次数,以上则不计数,是这个意思吗?

使用特权

评论回复
5
jiahongjian|  楼主 | 2014-5-21 16:30 | 只看该作者
差不多就这意思,是我哪里没设置好么?怎么频率高点就记不到数啦了?

使用特权

评论回复
6
jiahongjian|  楼主 | 2014-5-22 10:20 | 只看该作者
FSL_TICS_A 发表于 2014-5-21 16:23
Ok, 50Hz频率以下的脉冲,每来一个脉冲计一次数,以上则不计数,是这个意思吗? ...

?????

使用特权

评论回复
7
FSL_TICS_A| | 2014-5-22 10:43 | 只看该作者
jiahongjian 发表于 2014-5-22 10:20
?????

照道理不应该连50Hz都不能应付的,请问你能大致介绍一下你工程结构和具体编码吗?

使用特权

评论回复
8
jiahongjian|  楼主 | 2014-5-22 12:39 | 只看该作者
FSL_TICS_A 发表于 2014-5-22 10:43
照道理不应该连50Hz都不能应付的,请问你能大致介绍一下你工程结构和具体编码吗? ...



我没外接晶振 用的内部4M

使用特权

评论回复
9
FSL_TICS_A| | 2014-5-22 16:07 | 只看该作者
jiahongjian 发表于 2014-5-22 12:39
我没外接晶振 用的内部4M

那你工程的MCG时钟配置具体是什么呢?

使用特权

评论回复
10
jiahongjian|  楼主 | 2014-5-23 16:18 | 只看该作者
FSL_TICS_A 发表于 2014-5-22 16:07
那你工程的MCG时钟配置具体是什么呢?

我用LPTMR 也是一样的  我运行在BLPI模式下   能否帮忙PE生成一个工程我参考一下,定义PTC4,5,6三个端口任选一个作为外部输入,当有下降沿信号时 变量加一, core clock尽量在1M以下,不要测频率,只要外部脉冲的总和,来一个脉冲加一。
                          谢谢

使用特权

评论回复
11
FSL_TICS_A| | 2014-5-23 16:29 | 只看该作者
jiahongjian 发表于 2014-5-23 16:18
我用LPTMR 也是一样的  我运行在BLPI模式下   能否帮忙PE生成一个工程我参考一下,定义PTC4,5,6三个端口 ...

为什么你要运行在BLPI模式?我没有KL36,我在KL25上调试看看。

使用特权

评论回复
12
jiahongjian|  楼主 | 2014-5-24 14:57 | 只看该作者
本帖最后由 jiahongjian 于 2014-5-24 14:58 编辑
FSL_TICS_A 发表于 2014-5-23 16:29
为什么你要运行在BLPI模式?我没有KL36,我在KL25上调试看看。

为何要在端口加一个上拉电阻才可以,PE中如何设置IO上拉输入?
我设置触发方式是下降沿  我总共发送了1000个脉冲给KL36,为何KL36记了2000个脉冲?

使用特权

评论回复
13
FSL_TICS_A| | 2014-5-26 13:54 | 只看该作者
jiahongjian 发表于 2014-5-24 14:57
为何要在端口加一个上拉电阻才可以,PE中如何设置IO上拉输入?
我设置触发方式是下降沿  我总共发送了100 ...

你说可以是工程可以测试50Hz以上的PWM波啊吗?
方便的话,你直接一个能复现你问题的工程吧。

使用特权

评论回复
14
jiahongjian|  楼主 | 2014-5-26 15:28 | 只看该作者
FSL_TICS_A 发表于 2014-5-26 13:54
你说可以是工程可以测试50Hz以上的PWM波啊吗?
方便的话,你直接一个能复现你问题的工程吧。
...

现其他问题已解决,PE如何设置IO为上拉输入了?

使用特权

评论回复
15
FSL_TICS_A| | 2014-5-26 15:33 | 只看该作者
好像在LDD组件中没有这一项的选择,建议选择其他组件来实现。

使用特权

评论回复
16
jiahongjian|  楼主 | 2014-5-26 15:37 | 只看该作者
本帖最后由 jiahongjian 于 2014-5-26 15:59 编辑
FSL_TICS_A 发表于 2014-5-26 15:33
好像在LDD组件中没有这一项的选择,建议选择其他组件来实现。
具体怎么设置? 好像也没哪寄存器可以设置

使用特权

评论回复
17
jiahongjian|  楼主 | 2014-5-26 16:12 | 只看该作者
jiahongjian 发表于 2014-5-26 15:37
具体怎么设置? 好像也没哪寄存器可以设置

找到寄存器了,我太粗心了:dizzy:

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

24

主题

140

帖子

1

粉丝