发新帖我要提问
返回列表
打印

我的wr clk怎么产生

[复制链接]
856|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2014-5-27 15:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
EDA, FIFO, UART, WRITE, TE
我用一个现成的模块把UART上收到的数据，变成并行的24位数据，我想把这24并行的数据输入到fifo的write data中，可是我的wr  clk怎么产生？


使用特权

评论回复 赏

相关帖子
沙发
EDAbuffalo| | 2014-5-27 20:23 | 只看该作者
我也不是很懂，但好像要uart的波特率吧，根据这个定fifo的写时钟

使用特权

评论回复 赏
板凳
entepino|  楼主 | 2014-5-28 12:12 | 只看该作者
其实接收到spi数据后，把数据变成并行数据后，输入到fifo中，也有同样的问题，wr clk怎么产生？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

203

主题

629

帖子

1

粉丝