发新帖我要提问
返回列表
打印
[i.MX]

UART时钟

[复制链接]
2253|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dannys0302|  楼主 | 2014-5-27 18:40 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
UART, 时钟, AC, PLL, AI
本帖最后由 dannys0302 于 2014-5-27 19:32 编辑

型号：i.mx6Q

问题：


问题一：
这里的3 bit divider是指什么？，图中3个分支，是指3组输出，还是3种可能？




问题二：
这里的PLL3，是PLL3_main_clk，还是PLL3_sw_clk，还是上图中的PLL3_80M呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
airwill| | 2014-5-28 07:28 | 只看该作者
这里 3 bit divider 应该是指3位除法分频器, 3组输出

使用特权

评论回复 赏
板凳
dannys0302|  楼主 | 2014-5-28 09:52 | 只看该作者
airwill 发表于 2014-5-28 07:28
这里 3 bit divider 应该是指3位除法分频器, 3组输出

我的意思是，像第二张图，有指出是哪个寄存器去设置的，但第一张图的没有指出

使用特权

评论回复 赏
地板
FSL_TICS_Rita| | 2014-5-29 15:15 | 只看该作者
dannys0302 发表于 2014-5-28 09:52
我的意思是，像第二张图，有指出是哪个寄存器去设置的，但第一张图的没有指出 ...

楼主你好，关于你的第一个问题，2楼的朋友回答的是正确的，关于你提到的第二个问题中的PLL3是指的PLL3_main_clk，480M。第二个图中有寄存器可以设置，第一图中没有，说明第一个图中的频率没有办法修改，出来多少就是多少，而第二图中的是可以通过寄存器修改的。

使用特权

评论回复 赏
5楼
dannys0302|  楼主 | 2014-5-29 18:43 | 只看该作者
FSL_TICS_Rita 发表于 2014-5-29 15:15
楼主你好，关于你的第一个问题，2楼的朋友回答的是正确的，关于你提到的第二个问题中的PLL3是指的PLL3_ma ...

我下载的手册有点错误，clock tree的线连错了，把uart连到了PLL3的PFD1，换了个手册，看到UART的时钟是PLL3_main_clk的6分频，就是说图2中的PLL3应该是80M，谢谢各位

使用特权

评论回复 赏
6楼
FSL_TICS_Rita| | 2014-5-30 12:59 | 只看该作者
dannys0302 发表于 2014-5-29 18:43
我下载的手册有点错误，clock tree的线连错了，把uart连到了PLL3的PFD1，换了个手册，看到UART的时钟是PL ...

欢迎继续关注我们的论坛，有问题继续在这里交流哈:)~~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dannys0302

4

主题

34

帖子

1

粉丝